⑩ 日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

昭64-76755

@Int_Cl_4

識別記号

庁内整理番号

❷公開 昭和64年(1989)3月22日

H 01 L 27/08 29/78 321

Z-7735-5F Q-8422-5F

審査請求 未請求 発明の数 3 (全6頁)

公発明の名称 半導体装置

②特 願 昭62-232209

②出 願 昭62(1987)9月18日

四発 明 者 保 川

彰 夫

茨城県土浦市神立町502番地 株式会社日立製作所機械研

究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

⑩代 理 人 并理士 小川 勝男 名

外1名

明. 細 名

1. 発明の名称 半導体装履

2. 特許請求の範囲

- 1、シリコン基板に形成されたPチヤンネル電解 効果トランジスタ素子を有する樹脂封止型の半 導体装置において、前記シリコン基板の表面を (110) 面とし、前記楽子をそのFチヤンネ ル電流方向が<110>方向となるように配置 することを特徴とする半導体装置。
- 2. シリコン基板に形成された P チヤンネル電解 効果トランジスタ素子を有する機脂封止型の半 導体装置において、前記シリコン基板を (110) 面のシリコンウェハから一辺の方向が < 111> 方向となるような方向に切り出し、前記素子のソース電極、ゲート電極及びドレイン電極をこの方向に並べて配置することを特徴とする半導体装置。
- 3. シリコン基板に形成されたPチャンネル電解 効果トランジスタ素子を有する樹脂對止型の半

導体装置において、前記シリコン基板を (211) 間のシリコンウエハから一辺の方向が <111> 方向となるような方向に切り出し、前記素子のソース電極, ゲート電極及びドレイン電極をこの方向に並べて配置することを特徴とする半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、樹脂封止型のシリコン電解効果トランジスタ(以下、FET)に係り、特に、CMOSに好流な半導体装置の構造に関する。

〔従来の技術〕

従来の装置は、特開昭57-84176 号公報に記載のように、要部を第4回に示したような、(100)面の単結晶シリコンを用いている。そして、シリコン基板1の上に、PチヤンネルFETのソース電極5,ゲート電極6,ドレイン電極7と、NチヤンネルFETのソース電極10,ゲート電極11,ドレイン電極12が、ともに<110>方向に並べて、形成されていた。

(1)

(2)

この装置のPチヤンネルFETを含む要部の側面断面図を、第5図に示す。N型のシリコン基板1の表面の一部に、P型の領域2,3が形成される。これらの上には、穴を有する絶縁酸4が形成される。この上には、導体5,6,7が形成され、それぞれ、ソース電極,ゲート電極,ドレイン電極となる。これらの上には、保護以8が形成される。さらに、これらは、樹脂9によつておおわれる。

ここで、シリコン基板1と樹脂9の線膨張係数は、大きく異なるため、樹脂封止後の冷却または 使用時の温度変化などにより、シリコン基板表面 には、大きなせん断応力なが生じる。

この応力により、FETのチャンネル電流iは、変化することになる。チャンネル電流iの主成分は、シリコン基板表面に平行に流れる。一方、電場Eの主成分は、シリコン基板1の表面に垂直な方向に加わつている。この場合、応力による電流変化は、次式で表される。

(3)

(問題点を解決するための手段)

上記目的は、(110)面のシリコン基板を用い、PチャンネルPET操子を、そのチャンネル性流方向が<110>方向となるように配置することにより、遠成される。

本駅第1番目の発明に係る半導体装置は、シリコンに形成されたPチヤンネルPET 素子を有する樹脂封止型の半導体装置において、前記シリコンの表面を(110)面とし、前記PチヤンネルPET 素子を、そのチヤンネル電流方向が<110>方向となるように配置することを特徴とする。この場合においては同じシリコンにNチヤンネルPET 素子をそのチヤンネル電流方向が<100>方向となるように配置することが望ましい。

本願館 2 番目の発明に係る半導体装置はシリコン基板に形成された P チャンネル F E T 素子を有する樹脂封止型の半導体装置において、前記シリコン基板を (110) 面のシリコンウエハから、1辺の方向が < 111>方向となるような方向に

$$\frac{\Delta i}{i} = -\pi \delta \delta' \cdot \tau \qquad \cdots (1)$$

ここに、Δiは応力による電流変化、iは応力 Oでの電流、πεε'はピエゾ抵抗係数の成分の一 つ、τはせん断応力である。

π 8 8 ′ を各種結晶面の各種方位について解析した結果を、第 6 図 ~ 第 9 図に示す。

(発明が解決しようとする問題点)

第6図より、(100)面のPチヤンネルの場合、※85′は非常に大きくなる。従来の装置では、(100)面を用いていたため、応力による電流変化が大きくなつていた。このため、樹脂封止や使用時に特性が変動し、設計通りの安定した特性が得られないという問題があつた。

上記従来技術は、樹脂から加わる応力による特性変動の点について配慮が十分でなく、安定した 特性が得られないという問題があつた。

本発明の目的は、樹脂から加わる応力による特性変動が小さく、安定した特性を有する半導体装置を得ることにある。

(4)

切り出し、前記PチヤンネルFET素子のソース 電極、ゲート電極、ドレイン電極をこの方向に並 べて配置したことを特徴とする。この場合におい ては同じジリコン基板上にNチヤンネルFET業 子も形成し、もう1つの辺の方向を<211>方 向に切り出し、前記NチヤンネルFET素子のソ ース電極、ゲート電極、ドレイン電極をこの方向 に並べて配置することが望ましい。

(5)

向に並べて配促することが望ましい。

(作用)

樹脂封止型のFET素子の応力による特性変動で重要なピエゾ抵抗係数π 88′は、Pチヤンネルの場合、(1 1 0) 而の<1 1 0 >方向で最小となる。したがつて、応力による特性変動が最小となるので、安定した特性が得られる。

(実施例)

以下、本発明の実施例を同而に従つて説明する。 第1図において、第4図と同一符号のものは、 同一部分を示す。第1図が第2図と異なる点は、 シリコン基板1に(110) 面を用いており、 P チヤンネルFETのソース電極5, ゲート電極6, ドレイン電極7が<110>方向に流れるように なつており、 NチヤンネルFETのソース電極 10, ゲート電極11, ドレイン電極12が <100>方向に流れるようになつている点である。

(7)

本実施例では、シリコン 表 板 1 に (100) 面を用いているのは、前の例と同じであるが、1辺がく111>方向となり、この方向に P チャンネル F E T のソース 電 極 5 , ゲート 電 極 6 , ドレイン 電 板 7 を配置し、 P チャンネル 電 流がく111>方向に流れるようにしてある。一方、 もう 1 つの辺は、 く112>方向となっており、 この方向に N チャンネル F E T のソース 電 極 10 , ゲート 電 極 11 , ドレイン 電 極 12 を配置し、 N チャンネル ル 電 流がく 211>方向に流れるようにしてある。

本実施例は、第7図からわかるように、特性安定性の而で最適ではないが、従来と比較するとかなりの改善が得られる。本実施例では、これに加えて、生産性を向上できるという特徴がある。

シリコン基板1は、シリコンウエハから切り出して、作られる。<110>面のシリコンウエハの場合、結晶の性質から、シリコン基板1の一つの辺の方向を<111>、これと直交する辺の方向を<211>として、切り出すのが、生産性が高い。この半導体基板1の上に、辺の方向と傾け

本実施例においても、PチヤンネルFETを含む要部の側面断面形状は、第5 図に示すのと同じになり、応力によるチヤンネル電流変化も、(1) 式で表される。ただし、ピエソ抵抗係数 x 66'の 値は、シリコン基板1の面が異なるため、異なる。

ピエゾ抵抗係数 x 56′の値は、第6図~第9図 より、Pチヤンネルの場合、(110)面の <110>方向で最小になることがわかる。本実 施例では、Pチヤンネルの電流方向がこの方向と なつているので、応力による電流変化が最小とな る。この結果、安定した特性が得られる。

なお、同一のシリコン基板1の表面に、 NチヤンネルFBTも形成する必要がある場合には、 第7回より、 Nチヤンネルの π 88' は {110} 面の<100>方向で最小となるので、この方向に Nチヤンネルの電流方向が一致するようにすれば よい。 本実施例では、このようになるように、 NチヤンネルFETが配置されている。

第2回は、本発明の別の実施例の要部を示す図 である。

(8)

て、〈110〉と〈100〉方向に、それぞれP チャンネルFETとNチヤンネルFETのチヤンネルFETとNチヤンネルFETのチヤンネルFETのチャンネルFETのチャンカ すると、電板を辺に対して傾めに配置しなりがした。 ならず、シリコン基板1の表面の中に数の料子との がでてくるため、同じ数が大きないが分がでてくるため、同様が次きをないが分がでてくるため、同様が次きをないませた。 インとく211〉方向にそれで観視をなたの オルFETとNチヤンネルFETの電板をないか、 メルFETとNチヤンネルFETの電板をないか、 メルFETとNチヤンネルFETの電板をなため、 シリコン基板1の面積が小さくてすむ。またいいた シリコン基板20面積が小さくてがしたいた。 く111〉とく211〉方向は、加工性がある。

第3回は、本発明のまた別の実施例の要部を示す図である。

本実施例では、シリコン基板1を(211) 面のシリコンウェハから、1辺の方向が<111> 方向となるように切り出しており、Pチャンネル FET素子のソース電極5,ゲート電極6,ドレ

(10)

イン電極7を、この方向に並べて配置することにより、Pチヤンネル電流がこの方向に流れるようにしている。また、もう1つの辺の方向が<110>方向となるようにしており、NチヤンネルFET 素子のソース電極8,ゲート電極9,ドレイン電極10をこの方向に並べて配置することにより、Nチヤンネル電流がこの方向に流れるようにしている。

前の実施例と同じ考え方で、第9図から、本実 施例でも十分な効果があることがわかる。また、 第9図から、本実施例では、多少角度がずれても 感度の変化が小さいことがわかる。したがつて、 加工精度が多少低くてもよいため、生産が容易で あるという利点がある。

(発明の効果)

本発明によれば、樹脂封止後の冷却や使用時の温度変化などで生じる応力による電流変動を小さくできるので、安定した特性が得られるという効果がある。

4. 図面の簡単な説明


(11)


第1回、第2回、第3回は夫々本発明の実施例に係る半導体装置のシリコン基板要部の平断而図、第4回は従来例に係るシリコン基板要部の平断面図、第5回は一般的な半導体装置の要部側断面図、第6回、第7回、第8回、第9回は夫々ピエソ抵抗係数の各種結晶面における面内方位依存性を示す特性図である。

1 … シリコン基板、 2 , 3 … P 型領域、 4 … 絶級板、 5 … P チャンネルドETソース健模、 6 … P チャンネルドETゲート電極、 7 … P チャンネルドETゲート電極、 7 … P チャンネルドETゲート電板、 1 2 … N チャンネルドETゲート電板、 1 2 … N チャンネルドETゲート電板、 1 2 … N チャンネルFETドレイン電極。

代现人 弁理士 小川勝男

(12)





手続補正書(自発)

特許庁長官 殿

ми т ля 63 1 22

1. 事件の表示

昭和 62 年 特許願 第 232209 号

2発明の名称

半導体装置

3. 捕正をする者

が作との関係 特許出願人

8 株 (510)株式公社 日立 製作所

4. 代 理 人

斯 東京都千代田区丸の内一丁目5番1号 株式会社日立製作所内 WM 製造 212-1111 以代数)

名 (6850) 井原士 小 川 D券

- 5. 揃 正 の 対 象 明細書の「特許請求の範囲」、及び 「発明の詳細な説明」の欄。
- 6. 補 正 の 内 容
 - (1) 特許請求の範囲を別紙の通りに補正する。

方式 小松



別紙

- 2. 特許請求の範囲
 - 1. シリコン基板に形成されたPチヤンネル電解 効果トランジスタ素子を有する樹脂封止型の半 導体装置において、前記シリコン基板の表面を (110)面とし、前記素子をそのPチヤンネ ル電流方向がく110>方向となるように配置 することを特徴とする半導体装置。
 - 2. シリコン基板に形成された P チャンネル電解 効果トランジスタ 素子を有する樹脂封止型の半 遊体装置において、前記シリコン基板を (110) 面のシリコンウエハから一辺の方向が く1 1 1 > 方向となるような方向に切り出し、前記案子の ソース電極、ゲート電極及びドレイン電極をこの方向に並べて配置することを特徴とする半導 体装置。
 - 3. シリコン基板に形成されたPチャンネル電解 効果トランジスタ素子を有する樹脂封止型の半 導体装置において、前配シリコン基板を (211) 面のシリコンウエハから一辺の方向が く1 1 1 >

(2) 明細帯第9頁第1行目「(100)」を 「(110)」に訂正する。

以上

(2)

方向となるような方向に切り出し、前記※子の ソース電極、ゲート電極及びドレイン電極をこ の方向に並べて配置することを特徴とする半導 体装置。

(1)

PAT-NO:

JP401076755A

DOCUMENT-IDENTIFIER:

JP 01076755 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

March 22, 1989

INVENTOR-INFORMATION:

NAME

YASUKAWA, AKIO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO:

JP62232209

APPL-DATE:

September 18, 1987

INT-CL (IPC): H01L027/08, H01L029/78

ABSTRACT:

PURPOSE: To reduce the characteristics fluctuation due to stress applied from resin, and stabilize characteristics, by using a silicon substrate of face 110, and arranging a P-channel FET element in a manner in which the channel

current flows in a specific direction.

CONSTITUTION: A silicon substrate 1 of face 110 is used. The source electrode 5, the gate electrode 6, and the drain electrode 7 of a P-channel FET are arranged in the direction <110>, and the Pchannel current flows in the direction <110>. The source electrode 10, the gate electrode 11 and the drain electrode 12 of an N-channel FET are arranged in the direction <110>, and the N- channel current flows in the direction <110>. As the result of characteristics fluctuation caused by the stress of a resin-seal type FET element, an important piezoelectric resistance coefficient π55' becomes minimum in the direction <110> of face 110 in the case of P-channel, and π55' of N-channel becomes minimum in the direction <110> of face 110. Since characteristics fluctuation due to stress becomes minimum, stable characteristics are obtained.

COPYRIGHT: (C) 1989, JPO&Japio